## LIQUID CRYSTAL DISPLAY SUBSTRATE

Publication number: JP7146481 (A)

Also published as: 包US5530568 (A)

**Publication date:** 1995-06-06

YAMAMOTO HIDEAKI; SHIROHASHI KAZUO; MATSUMARU

HARUO; TSUKII NORIO

Applicant(s):

Classification: ~ international:

Inventor(s):

*G02F1/1345;* G02F1/1343; G02F1/1362; G02F1/13; (IPC1-7): G02F1/1345

HITACHI LTD

- European:


G02F1/1345 Application number: JP19930295492 19931125

### Abstract of JP 7146481 (A)

PURPOSE:To provide a terminal for inspection which is free from risk of generating electric short circuit in a wiring layer.
CONSTITUTION:Transparent substrate(SUB) are

Priority number(s): JP19930295492 19931125

arranged opposingly with liquid crystal interposed in between, and a group of wiring layers GL is formed on the main surface on liquid crystal side of one 1 of the substrates, and each wiring consists in a laminate of Al layer g2 or Al alloy layer and transparent conductive film d1, wherein one of the ends exists extending to the region which is cut enos exists extending to the region which is cut away later and they are in common connection while a terminal for inspection TESTT is formed at the other end. Thus a liquid crystal display substrate is achieved, wherein the terminal TESTT consists of transparent film d1 solely with no Al layer g2 or Al alloy layer existing as substrate.



Data supplied from the esp@cenet database - Worldwide

### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平7-146481

(43)公開日 平成7年(1995)6月6日

(51) Int.Cl.6

識別記号

庁内整理番号

FΙ

技術表示箇所

G 0 2 F 1/1345

### 審査請求 未請求 請求項の数2 OL (全 18 頁)


		T	
(21)出願番号	特願平5-295492	(71)出願人	000005108
			株式会社日立製作所
(22)出願日	平成5年(1993)11月25日		東京都千代田区神田駿河台四丁目6番地
		(72)発明者	山本 英明
			千葉県茂原市早野3300番地 株式会社日立
			製作所電子デバイス事業部内
		(72)発明者	白橋 和男
			千葉県茂原市早野3300番地 株式会社日立
			製作所電子デバイス事業部内
		(72)発明者	松丸 治男
			千葉県茂原市早野3300番地 株式会社日立
			製作所電子デバイス事業部内
		(74)代理人	弁理士 秋田 収喜
			最終頁に続く
	and the state of t	ı	

### (54) 【発明の名称】 液晶表示基板

## (57)【要約】

【目的】 配線層の電気的短絡を起こすことのない検査 用端子を得る。

【構成】 液晶を介して互いに対向配置される透明基板のうちの一方の透明基板の該液晶側の主表面に、配線層群が形成され、これら各配線はA1層またはA1合金層と透明導電膜との順次積層体からなり、その一端が、後に切断されて除去される領域にまで及んで延在するとともに互いに共通接続されており、もう一方の端に検査用端子が形成されている液晶表示基板において、前記検査用端子は、前記A1層またはA1合金層が下層に存在しない透明導電膜のみとなっている。



#### 【特許請求の範囲】

【請求項1】 液晶を介して互いに対向配置される透明基板のうちの一方の透明基板の該液晶側の主表面に、配線層群が形成され、これら各配線はA1層またはA1合金層と透明導電膜との順次積層体からなり、その一端が後に切断されて除去される領域にまで及んで延在するとともに互いに共通接続されており、もう一方の端に検査用端子が形成されている液晶表示基板において、

前記検査用端子は、前記A1層またはA1合金層が下層 を電気的に存在しない透明導電膜のみとなっていることを特徴と 10 到った。する液晶表示基板。 【000

【請求項2】 請求項1の液晶表示基板において、前記 A1合金層はTa、Tiのうちのいずれか一方を含んでいることを特徴とする液晶表示基板。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、液晶表示基板に係り、 特に、製造工程中において形成した配線層が断線なく形 成されているか否かを電気的に検査するための検査用端 子が設けられている液晶表示基板に関する。

[0002]

【従来の技術】たとえばアクティブ・マトリックス型の 液晶表示基板は、液晶を介して互いに対向配置される透 明基板を備えてなり、その透明基板のうちの一方は、そ の液晶側の主表面にマトリックス状に配置された各画素 電極、およびこれら各画素電極にそれぞれ近接配置され た蒋膜トランジスタ(スイッチング素子)が形成されて いる。

【0003】そして、各行における薄膜トランジスタのゲート電極に共通に電圧を印加するための走査信号線か 30 らなる配線層群と、各列毎の画素電極に前記薄膜トランジスタを介して信号を入力させるための映像信号線からなる配線層群とが形成されている。

【0004】ここで、走査信号線は、通常、A1層またはA1合金層と透明導電膜との順次積層体とで形成されている。透明導電膜はその下層のA1層等の表面を保護等するために設けられ、画素電極と同一材料で、かつ同一工程で形成されるようになっている。

[0005] また、この走査信号線は、それが形成された後に断線等の不良が生じていないかを検査するため、各々の走査信号線の一方の端は、透明基板面において後に切断されて除去される領域(該透明基板面の周辺)にまで及んで延在するとともに互いに共通接続されており、他方の端には検査用端子が形成されている。

【0006】なお、薄膜トランジスタを使用したアクティブ・マトリクス方式の液晶表示装置は、例えば特開昭63-309921号公報や、「冗長構成を採用した12.5型アクティブ・マトリクス方式カラー液晶ディスプレイ」、日経エレクトロニクス、頁193~210、1986年12月15日、日経マグロウヒル社発行、で知られている。

[0007]

【発明が解決しようとする課題】このように構成された 液晶表示基板は、その走査信号線の検査をする際に、前 記検査用端子に針(電極)を当接させて行っているが、その当接部から信号線の材料が剥離してしまい、この剥離材が隣接して形成されている走査信号線間、あるいは 対向して配置された電極間に付着してしまい、該走査信号線どおし、あるいは対向して配置された2つの基板間 を電気的に短絡させてしまうという問題が指摘されるに 到った。

2

【0008】すなわち、A1層等は比較的に軟らかい材料からなるもので、その上層に比較的に固い透明導電膜が被着されていてもその膜厚は極めて薄いことから、前記針(電極)は該透明導電膜をつき破りその下層のA1層の一部を透明導電膜ごと剥離させてしまうからである。

【0009】それ故、本発明はこのような事情に基づいてなされたものであり、その目的とするところのものは、上記剥離材によって配線層の電気的短絡を起こすこ20とのない検査用端子を備えた液晶表示基板を提供することにある。

[0010]

【課題を解決するための手段】このような目的を達成するために、本発明は、基本的には、液晶を介して互いに対向配置される透明基板のうちの一方の透明基板の該液晶側の主表面に、配線層群が形成され、これら各配線はA1層またはA1合金層と透明導電膜との順次積層体からなり、その一端が、後に切断されて除去される領域にまで及んで延在するとともに互いに共通接続されており、もう一方の端に検査用端子が形成されている液晶表示基板において、前記検査用端子は、前記A1層またはA1合金層が下層に存在しない透明導電膜のみとなっていることを特徴とするものである。

[0011]

【作用】このように構成された液晶表示基板では、A1 層またはA1合金層と透明導電膜との順次積層体からなる配線層における検査用端子は、特に、前記A1層またはA1合金層が下層に存在しない透明導電膜のみとなっている。

7 【0012】このため、該検査用端子に針(電極)を当接させても、下層に比較的軟らかい層が形成されていない硬度の透明導電膜のみであることから、その当接によって透明導電膜をつき破ってしまうことはなく、従来のような剥離材が生じることはなくなる。

【0013】したがって、剥離材によって配線層の電気的短絡を起こすようなことはなくなる。

[0014]

【実施例】本発明、本発明の更に他の目的及び本発明の 更に他の特徴は図面を参照した以下の説明から明らかと 50 なるであろう。 .3

【0015】《アクティブ・マトリクス液晶表示装置》 以下、アクティブ・マトリクス方式のカラー液晶表示装置にこの発明を適用した実施例を説明する。なお、以下 説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

【0016】《マトリクス部の概要》図2はこの発明が適用されるアクティブ・マトリクス方式カラー液晶表示装置の一画素とその周辺を示す平面図、図3は図2の3-3切断線における断面を示す図、図4は図2の4-4切断線における断面図である。

【0017】図2に示すように、各画素は隣接する2本の走査信号線(ゲート信号線または水平信号線)GLと、隣接する2本の映像信号線(ドレイン信号線または垂直信号線)DLとの交差領域内(4本の信号線で囲まれた領域内)に配置されている。各画素は薄膜トランジスタTFT、透明画素電極ITO1および保持容量素子Caddを含む。走査信号線GLは図では左右方向に延在し、上下方向に複数本配置されている。映像信号線DLは上下方向に延在し、左右方向に複数本配置されている。

【0018】図3に示すように、液晶層LCを基準にして下部透明ガラス基板SUB1側には薄膜トランジスタTFTおよび透明画素電極ITO1が形成され、上部透明ガラス基板SUB2側にはカラーフィルタFIL、遮光用ブラックマトリクスパターンBMが形成されている。透明ガラス基板SUB1、SUB2の両面にはディップ処理等によって形成された酸化シリコン膜SIOが設けられている。

【0019】上部透明ガラス基板SUB2の内側(液晶LC側)の表面には、遮光膜BM、カラーフィルタFI 30L、保護膜PSV2、共通透明画素電極ITO2(COM) および上部配向膜ORI2が順次積層して設けられている。

【0020】《マトリクス周辺の概要》図5は上下のガラス基板SUB1,SUB2を含む表示パネルPNLのマトリクス(AR)周辺の要部平面を、図6はその周辺部を更に誇張した平面を、図7は図5及び図6のパネル左上角部に対応するシール部SL付近の拡大平面を示す図である。また、図8は図3の断面を中央にして、左側に図7の8a-8a切断線における断面を、右側に映像40信号駆動回路が接続されるべき外部接続端子DTM付近の断面を示す図である。同様に図9は、左側に走査回路が接続されるべき外部接続端子GTM付近の断面を、右側に外部接続端子が無いところのシール部付近の断面を示す図である。

【0021】このパネルの製造では、小さいサイズであればスループット向上のため1枚のガラス基板で複数個 組み立分のデバイスを同時に加工してから分割し、大きいサイズであれば製造設備の共用のためどの品種でも標準化さ 図3にれた大きさのガラス基板を加工してから各品種に合った 50 する。

サイズに小さくし、いずれの場合も一通りの工程を経てからガラスを切断する。図5~図7は後者の例を示すもので、図5、図6の両図とも上下基板SUB1, SUB2の切断後を、図7は切断前を表しており、LNは両基板の切断前の縁を、CT1とCT2はそれぞれ基板SUB1, SUB2の切断すべき位置を示す。いずれの場合も、完成状態では外部接続端子群Tg, Td(添字略)が存在する(図で上下辺と左辺の)部分はそれらを露出するように上側基板SUB2の大きさが下側基板SUB1の1よりも内側に制限されている。端子群Tg, Tdはそれぞれ後述する走査回路接続用端子GTM、映像信号回路接続用端子DTMとそれらの引出配線部を集積回路チップCHIが搭載されたテープキャリアパッケージTCP(図18、図19)の単位に複数本まとめて名付けたものである。各群のマトリクス部から外部接続端子部に

至るまでの引出配線は、両端に近づくにつれ傾斜している。これは、パッケージTCPの配列ピッチ及び各パッ

ケージTCPにおける接続端子ピッチに表示パネルPN

Lの端子DTM, GTMを合わせるためである。

0 【0022】透明ガラス基板SUB1、SUB2の間にはその縁に沿って、液晶封入口INJを除き、液晶LCを封止するようにシールパターンSLが形成される。シール材は例えばエポキシ樹脂から成る。上部透明ガラス基板SUB2側の共通透明画素電極ITO2は、少なくとも一箇所において、本実施例ではパネルの4角で銀ペースト材AGPによって下部透明ガラス基板SUB1側に形成されたその引出配線INTに接続されている。この引出配線INTは後述するゲート端子GTM、ドレイン端子DTMと同一製造工程で形成される。

【0023】配向膜ORI1、ORI2、透明画素電極ITO1、共通透明画素電極ITO2、それぞれの層は、シールパターンSLの内側に形成される。偏光板POL1、POL2はそれぞれ下部透明ガラス基板SUB1、上部透明ガラス基板SUB2の外側の表面に形成されている。液晶LCは液晶分子の向きを設定する下部配向膜ORI1と上部配向膜ORI2との間でシールパターンSLで仕切られた領域に封入されている。下部配向膜ORI1は下部透明ガラス基板SUB1側の保護膜PSV1の上部に形成される。

【0024】この液晶表示装置は、下部透明ガラス基板 SUB1側、上部透明ガラス基板 SUB2側で別個に種 々の層を積み重ね、シールパターンSLを基板 SUB2 側に形成し、下部透明ガラス基板 SUB1と上部透明ガラス基板 SUB2とを重ね合わせ、シール材 SLの開口 部INJから液晶LCを注入し、注入口INJをエポキシ樹脂などで封止し、上下基板を切断することによって 組み立てられる。

【0026】薄膜トランジスタTFTは、ゲート電極G Tに正のバイアスを印加すると、ソースードレイン間の チャネル抵抗が小さくなり、バイアスを零にすると、チャネル抵抗は大きくなるように動作する。

【0027】各画素には複数(2つ)の薄膜トランジスタTFT1、TFT2が冗長して設けられる。薄膜トランジスタTFT1、TFT2のそれぞれは、実質的に同一サイズ(チャネル長、チャネル幅が同じ)で構成され、ゲート電極GT、ゲート絶縁膜GI、i型(真性、intrinsic、導電型決定不純物がドープされていない)非晶質シリコン(Si)からなるi型半導体層AS、一対のソース電極SD1、ドレイン電極SD2を有す。なお、ソース、ドレインは本来その間のバイアス極性によって決まるもので、この液晶表示装置の回路ではその極性は動作中反転するので、ソース、ドレインは動作中入れ替わると理解されたい。しかし、以下の説明では、便宜上一方をソース、他方をドレインと固定して表現する。

【0028】《ゲート電極GT》ゲート電極GTは走査信号線GLから垂直方向に突出する形状で構成されている(T字形状に分岐されている)。ゲート電極GTは薄膜トランジスタTFT1、TFT2のそれぞれの能動領域を越えるよう突出している。薄膜トランジスタTFT1、TFT2のそれぞれのゲート電極GTは、一体に(共通のゲート電極として)構成されており、走査信号線GLに連続して形成されている。本例では、ゲート電極GTは、単層の第2導電膜g2で形成されている。第2導電膜g2としては例えばスパッタで形成されたアルミニウム(A1)膜が用いられ、その上にはA1の陽極酸化膜AOFが設けられている。

【0029】このゲート電極GTはi型半導体層ASを完全に覆うよう(下方からみて)それより大き目に形成され、i型半導体層ASに外光やバックライト光が当たらないよう工夫されている。

【0030】《走査信号線GL》走査信号線GLは第2 導電膜g2で構成されている。この走査信号線GLの第 2 導電膜g2はゲート電極GTの第2 導電膜g2と同一 製造工程で形成され、かつ一体に構成されている。また、走査信号線GL上にもA1の陽極酸化膜AOFが設けられている。

【0031】 《透明画素電極ITO1》 透明画素電極ITO1は液晶表示部の画素電極の一方を構成する。

【0032】透明画素電極ITO1は薄膜トランジスタ TFT1のソース電極SD1および薄膜トランジスタT FT2のソース電極SD1の両方に接続されている。こ のため、薄膜トランジスタTFT1、TFT2のうちの 1つに欠陥が発生しても、その欠陥が副作用をもたらす 場合はレーザ光等によって適切な箇所を切断し、そうで ない場合は他方の薄膜トランジスタが正常に動作してい るので始置すれば良い、透明画素質板ITO1は第1道

電膜d 1 によって構成されており、この第1 導電膜d 1 はスパッタリングで形成された透明導電膜(Indium-Tin-0xide ITO:ネサ膜)からなり、 $1000 \sim 200$ 0 Åの厚さに(本実施例では、1400 Å程度の膜厚)形成される。

【0033】《絶縁膜GI》絶縁膜GIは、薄膜トランジスタTFT1、TFT2において、ゲート電極GTと共に半導体層ASに電界を与えるためのゲート絶縁膜として使用される。絶縁膜GIはゲート電極GTおよび走む信号線GLの上層に形成されている。絶縁膜GIとしては例えばプラズマCVDで形成された窒化シリコン膜が選ばれ、1200~2700Åの厚さに(本実施例では、2000Å程度)形成される。ゲート絶縁膜GIは図7に示すように、マトリクス部ARの全体を囲むように形成され、周辺部は外部接続端子DTM、GTMを露出するよう除去されている。絶縁膜GIは走査信号線GLと映像信号線DLの電気的絶縁にも寄与している。

【0034】《i型半導体層AS》i型半導体層ASは、本例では薄膜トランジスタTFT1、TFT2のそれぞれに独立した島となるよう形成され、非晶質シリコンで、200~2200Aの厚さに(本実施例では、2000A程度の膜厚)で形成される。層d0はオーミックコンタクト用のリン(P)をドープしたN(+)型非晶質シリコン半導体層であり、下側にi型半導体層ASが存在し、上側に導電層d2(d3)が存在するところのみに残されている。

【0035】i型半導体層ASは走査信号線GLと映像信号線DLとの交差部(クロスオーバ部)の両者間にも設けられている。この交差部のi型半導体層ASは交差30 部における走査信号線GLと映像信号線DLとの短絡を低減する。

【0036】《ソース電極SD1、ドレイン電極SD2》ソース電極SD1、ドレイン電極SD2のそれぞれは、N(+)型半導体層d0に接触する第2導電膜d2とその上に形成された第3導電膜d3とから構成されている

【0037】第2導電膜d2はスパッタで形成したクロム(Cr)膜を用い、 $500\sim1000$  Åの厚さに(本実施例では、600 Å程度)で形成される。Cr膜は膜厚を厚く形成するとストレスが大きくなるので、2000 Å程度の膜厚を越えない範囲で形成する。Cr膜はN(+)型半導体層d0との接着性を良好にし、第3導電膜d3のA1がN(+)型半導体層d0に拡散することを防止する(いわゆるパリア層の)目的で使用される。第2導電膜d2として、Cr膜の他に高融点金属(Mo、Ti、Ta、W)膜、高融点金属シリサイド(MoSi2、TiSi2、TaSi2、WSi2)膜を用いてもよい

ない場合は他方の薄膜トランジスタが正常に動作してい 【0038】第3導電膜d3はA1のスパッタリングでるので放置すれば良い。透明画素電極 I TO 1 は第1 導 50 3000~5000 Åの厚さに(本実施例では、400

0 Å程度)形成される。A 1 膜はC r 膜に比べてストレスが小さく、厚い膜厚に形成することが可能で、ソース電極SD1、ドレイン電極SD2 および映像信号線DLの抵抗値を低減したり、ゲート電極GTや i 型半導体層ASに起因する段差乗り越えを確実にする(ステップカバーレッジを良くする)働きがある。

【0039】第2導電膜d2、第3導電膜d3を同じマスクパターンでパターニングした後、同じマスクを用いて、あるいは第2導電膜d2、第3導電膜d3をマスクとして、N(+)型半導体層d0が除去される。つまり、i型半導体層AS上に残っていたN(+)型半導体層d0は第2導電膜d2、第3導電膜d3以外の部分がセルフアラインで除去される。このとき、N(+)型半導体層d0はその厚さ分は全て除去されるようエッチングされるので、i型半導体層ASも若干その表面部分がエッチングされるが、その程度はエッチング時間で制御すればよい

【0040】《映像信号線DL》映像信号線DLはソース電極SD1、ドレイン電極SD2と同層の第2導電膜d2、第3導電膜d3で構成されている。

【0041】《保護膜PSV1》薄膜トランジスタTF Tおよび透明画素電極ITO1上には保護膜PSV1が設けられている。保護膜PSV1は主に薄膜トランジスタTFTを湿気等から保護するために形成されており、透明性が高くしかも耐湿性の良いものを使用する。保護膜PSV1はたとえばプラズマCVD装置で形成した酸化シリコン膜や窒化シリコン膜で形成されており、 $1\mu$  m程度の膜厚で形成する。

【0042】保護膜PSV1は図7に示すように、マトリクス部ARの全体を囲むように形成され、周辺部は外部接続端子DTM,GTMを露出するよう除去され、また上基板側SUB2の共通電極COMを下側基板SUB1の外部接続端子接続用引出配線INTに銀ペーストAGPで接続する部分も除去されている。保護膜PSV1とゲート絶縁膜GIの厚さ関係に関しては、前者は保護効果を考え厚くされ、後者はトランジスタの相互コンダクタンスgmを薄くされる。従って図7に示すように、保護効果の高い保護膜PSV1は周辺部もできるだけ広い範囲に亘って保護するようゲート絶縁膜GIよりも大きく形成されている。

【0043】《遮光膜BM》上部透明ガラス基板SUB2側には、外部光又はパックライト光が1型半導体層ASに入射しないよう遮光膜BMが設けられている。図2に示す遮光膜BMの閉じた多角形の輪郭線は、その内側が遮光膜BMが形成されない閉口を示している。遮光膜BMは光に対する遮蔽性が高いたとえばアルミニウム膜やクロム膜等で形成されており、本実施例ではクロム膜がスパッタリングで1300Å程度の厚さに形成される。

【0044】従って、薄膜トランジスタTFT1、TF 50 化する。この共通透明画素電極ITO2にはコモン電圧

8

T2のi型半導体層ASは上下にある遮光膜BMおよび大き目のゲート電極GTによってサンドイッチにされ、外部の自然光やバックライト光が当たらなくなる。遮光膜BMは各画素の周囲に格子状に形成され(いわゆるブラックマトリクス)、この格子で1画素の有効表示領域が仕切られている。従って、各画素の輪郭が遮光膜BMによってはっきりとし、コントラストが向上する。つまり、遮光膜BMは1型半導体層ASに対する遮光とブラックマトリクスとの2つの機能をもつ。

0 【0045】透明画素電極ITO1のラビング方向の根本側のエッジ部分(図2右下部分)も遮光膜BMによって遮光されているので、上記部分にドメインが発生したとしても、ドメインが見えないので、表示特性が劣化することはない。

【0046】 遮光膜BMは図6に示すように周辺部にも 額縁状に形成され、そのパターンはドット状に複数の開口を設けた図2に示すマトリクス部のパターンと連続して形成されている。周辺部の遮光膜BMは図6~図9に 示すように、シール部SLの外側に延長され、パソコン 等の実装機に起因する反射光等の漏れ光がマトリクス部 に入り込むのを防いでいる。他方、この遮光膜BMは基板SUB2の縁よりも約0.3~1.0mm程内側に留められ、基板SUB2の切断領域を避けて形成されている。

【0047】《カラーフィルタFIL》カラーフィルタFILは画素に対向する位置に赤、緑、青の繰り返しでストライプ状に形成される。カラーフィルタFILは透明画素電極ITO1の全てを覆うように大き目に形成され、遮光膜BMはカラーフィルタFILおよび透明画素電極ITO1のエッジ部分と重なるよう透明画素電極ITO1の周縁部より内側に形成されている。

【0048】カラーフィルタFILは次のように形成することができる。まず、上部透明ガラス基板SUB2の表面にアクリル系樹脂等の染色基材を形成し、フォトリソグラフィ技術で赤色フィルタ形成領域以外の染色基材を除去する。この後、染色基材を赤色染料で染め、固着処理を施し、赤色フィルタRを形成する。つぎに、同様な工程を施すことによって、緑色フィルタG、青色フィルタBを順次形成する。

40 【0049】《保護膜PSV2》保護膜PSV2はカラーフィルタFILの染料が液晶LCに漏れることを防止するために設けられている。保護膜PSV2はたとえばアクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成されている。

【0050】《共通透明画素電極ITO2》共通透明画素電極ITO2は、下部透明ガラス基板SUB1側に画素ごとに設けられた透明画素電極ITO1に対向し、液晶LCの光学的な状態は各画素電極ITO1と共通透明画素電極ITO2との間の電位差(電界)に応答して変化され、この共気を関する。

Vcomが印加されるように構成されている。本実施例で は、コモン電圧Vcomは映像信号線DLに印加される最 小レベルの駆動電圧V dminと最大レベルの駆動電圧V dmaxとの中間直流電位に設定されるが、映像信号駆動 回路で使用される集積回路の電源電圧を約半分に低減し たい場合は、交流電圧を印加すれば良い。なお、共通透 明画素電極ITO2の平面形状は図6、図7を参照され たい。

【0051】《保持容量素子Caddの構造》透明画素電 極ITO1は、薄膜トランジスタTFTと接続される端 10 部と反対側の端部において、第2の導電膜 d 2 と第3の 導電膜d3とに接続され隣りの走査信号線GLと重なる ように形成されている。この重ね合わせは、図4からも 明らかなように、透明画素電極ITO1を一方の電極P L2とし、隣りの走査信号線GLを他方の電極PL1と する保持容量素子 (静電容量素子) Caddを構成する。 この保持容量素子Caddの誘電体膜は、薄膜トランジス タTFTのゲート絶縁膜として使用される絶縁膜GIお よび陽極酸化膜AOFで構成されている。

【0052】保持容量素子Caddは走査信号線GLの第 20 2 導電膜 g 2 の幅を広げた部分に形成されている。な お、映像信号線DLと交差する部分の第2導電膜g2は 映像信号線DLとの短絡の確率を小さくするため細くさ れている。

【0053】《ゲート端子部》図10は表示マトリクス の走査信号線GLからその外部接続端子GTMまでの接 続構造を示す図であり、(A) は平面であり(B) は (A) のB-B切断線における断面を示している。な お、同図は図7下方付近に対応し、斜め配線の部分は便 宜状一直線状で表した。

【0054】AOは写真処理用のマスクパターン、言い 換えれば選択的陽極酸化のホトレジストパターンであ る。従って、このホトレジストは陽極酸化後除去され、 図に示すパターンAOは完成品としては残らないが、ゲ ート配線GLには断面図に示すように酸化膜AOFが選 択的に形成されるのでその軌跡が残る。平面図におい て、ホトレジストの境界線AOを基準にして左側はレジ ストで覆い陽極酸化をしない領域、右側はレジストから 露出され陽極酸化される領域である。 陽極酸化されたA L層g2は表面にその酸化物Al2Os膜AOFが形成さ 40 れ下方の導電部は体積が減少する。勿論、陽極酸化はそ の導電部が残るように適切な時間、電圧などを設定して 行われる。マスクパターンAOは走査線GLに単一の直 線では交差せず、クランク状に折れ曲がって交差させて

【0055】図中AL層g2は、判り易くするためハッ チを施してあるが、陽極化成されない領域は櫛状にパタ ーニングされている。これは、A 1層の幅が広いと表面 にホイスカが発生するので、1本1本の幅は狭くし、そ れらを複数本並列に束ねた構成とすることにより、ホイ 50 材料としてA1層g2を用いたものであるが、A1にT

10

スカの発生を防ぎつつ、断線の確率や導電率の犠牲を最 低限に押さえる狙いである。従って、本例では櫛の根本 に相当する部分もマスクAOに沿ってずらしている。

【0056】ゲート端子GTMは酸化珪素SIO層と接 着性が良いA1層g2と、更にその表面を保護し画素電 極ITO1と同レベル(同層、同時形成)の透明導電層 d 1 とで構成されている。なお、ゲート絶縁膜G I 上及 びITO上に形成された導電層 d 2 及び d 3 は、ゲート A1とITOとを電気的に接続するために形成している ものである。

【0057】平面図において、ゲート絶縁膜GIはその 境界線よりも右側に、保護膜PSV1もその境界線より も右側に形成されており、左端に位置する端子部GTM はそれらから露出し外部回路との電気的接触ができるよ うになっている。図では、ゲート線GLとゲート端子の 一つの対のみが示されているが、実際はこのような対が 図7に示すように上下に複数本並べられ端子群Tg(図 6、図7)が構成され、ゲート端子の左端は、製造過程 では、基板の切断領域CT1を越えて延長され配線SH gによって短絡される。製造過程におけるこのような短 絡線SHgは陽極化成時の給電と、配向膜ORI1のラ ビング時等の静電破壊防止に役立つ。

【0058】また、この短絡線SHgは、その一部に検 査用端子TESTTが設けられている。この検査用端子 TESTTは、すでに形成されている走査信号線GLの 断線等を検査するための端子であり、図示しない針(電 極) を当接し、かつ通電させることによって検査するよ うになっている。

【0059】図1 (a) は、図7のI-I線における断面 図を示したものである。同図において、短絡線SHgは A1層g2とITO層d1との順次積層体から構成され ているが、該検査用端子TESTTの領域においては、 下層としてA1層g2が形成されておらず、ITO層 d 1のみが形成されたものとなっている。

【0060】また図1(b), (c)にはゲート配線の 他端に配置される検査端子TESTT'と、その断面構 造を示す。同様に、g2はなくITO層d2のみで形成 されている。

【0061】このように構成されることによって、該検 査用端子TESTTに針(電極)を当接させても、下層 に比較的軟らかい層が形成されていない硬度のITO膜 d1のみであることから、その当接によってITO膜d 1をつき破ってしまうことはなく、従来のような剥離材 が生じることはなくなる。

【0062】したがって、このような剥離材が隣接する 走査信号線GLの間に付着して、該走査信号線GLどう し、あるいは対向して配置された2つの基板間で電気的 短絡を起こすようなことはなくなる。

【0063】上述した説明では、ITO膜d1の下層の

a、Tiのうちのいずれか一方の金属を含ませた(0. 4~8. 5重量%) A1合金としてもよいことはもちろ んである。

【0064】この場合、図21に示すように、エッチン グの異方性からA1合金層g2の端部は傾斜を有して形 成されるため、該AI合金層g2の上面からシリコン酸 化膜SIOの表面にかけて形成されるITO膜d1に段 切れを生じさせるのを防止することができる。A 1 合金 層g2はその膜厚が3000A程度であるのに対して、 ITO膜はそのd1の膜厚が1000Å程度の極めて薄 10 いものであることから、上述した効果は極めて大きいも のとなる。

【0065】また、上述したA1層あるいはA1合金層 g2は、いぞれもそれ一層として説明したのであるが、 たとえばCr層とAl層あるいはAl合金層g2との積 層体であっても同様の効果が得られることはいうまでも ない。

【0066】なお、このような検査用端子TESTT は、映像信号線DL側にも形成できることはいうまでも ない。

【0067】《ドレイン端子DTM》図11は映像信号 線DLからその外部接続端子DTMまでの接続を示す図 であり、(A) はその平面を示し、(B) は(A) のB -B切断線における断面を示す。なお、同図は図7右上 付近に対応し、図面の向きは便宜上変えてあるが右端方 向が基板SUB1の上端部(又は下端部)に該当する。

【0068】 TSTdは検査端子でありここには外部回 路は接続されないが、プローブ針等を接触できるよう配 線部より幅が広げられている。同様に、ドレイン端子D TMも外部回路との接続ができるよう配線部より幅が広 げられている。検査端子TSTdと外部接続ドレイン端 子DTMは上下方向に千鳥状に複数交互に配列され、検 査端子TSTdは図に示すとおり基板SUB1の端部に 到達することなく終端しているが、ドレイン端子DTM は、図7に示すように端子群Td(添字省略)を構成し 基板SUB1の切断線CT1を越えて更に延長され、製 造過程中は静電破壊防止のためその全てが互いに配線S Hdによって短絡される。検査端子TSTdが存在する 映像信号線DLのマトリクスを挟んで反対側にはドレイ ン接続端子が接続され、逆にドレイン接続端子DTMが 40 存在する映像信号線DLのマトリクスを挟んで反対側に は検査端子が接続される。

【0069】ドレイン接続端子DTMは前述したゲート 端子GTMと同様な理由でA1層g2及びITO層d1 の2層で形成されており、ゲート絶縁膜GIを除去した 部分で映像信号線DLと接続されている。ゲート絶縁膜 GIの端部上に形成された半導体層ASはゲート絶縁膜 GIの縁をテーパ状にエッチングするためのものであ る。端子DTM上では外部回路との接続を行うため保護 膜PSV1は勿論のこと取り除かれている。AOは前述 50 電時間を長くする作用もあり、薄膜トランジスタTFT

12

した陽極酸化マスクでありその境界線はマトリクス全体 をを大きく囲むように形成され、図ではその境界線から 左側がマスクで覆われるが、この図で覆われない部分に は層g2が存在しないのでこのパターンは直接は関係し ない。

【0070】マトリクス部からドレイン端子部DTMま での引出配線は図8の(C)部にも示されるように、ド レイン端子部DTMと同じレベルの層d1,g2のすぐ 上に映像信号線DLと同じレベルの層 d 2, d 3 がシー ルパターンSLの途中まで積層された構造になっている が、これは断線の確率を最小限に押さえ、電触し易いA 1層d3を保護膜PSV1やシールパターンSLででき るだけ保護する狙いである。

【0071】《表示装置全体等価回路》表示マトリクス 部の等価回路とその周辺回路の結線図を図12に示す。 同図は回路図ではあるが、実際の幾何学的配置に対応し て描かれている。ARは複数の画素を二次元状に配列し たマトリクス・アレイである。

【0072】図中、Xは映像信号線DLを意味し、添字 G、BおよびRがそれぞれ緑、青および赤画素に対応し て付加されている。Yは走査信号線GLを意味し、添字 1, 2, 3, ···, endは走査タイミングの順序に従って 付加されている。

【0073】映像信号線X(添字省略)は交互に上側 (または奇数) 映像信号駆動回路He、下側(または偶 数)映像信号駆動回路Hoに接続されている。

【0074】走査信号線Y(添字省略)は垂直走査回路 Vに接続されている。

【0075】SUPは1つの電圧源から複数の分圧した 安定化された電圧源を得るための電源回路やホスト(上 位演算処理装置)からのCRT(陰極線管)用の情報を TFT液晶表示装置用の情報に交換する回路を含む回路 である。

【0076】《保持容量素子Caddの働き》保持容量素 子Caddは、薄膜トランジスタTFTがスイッチングす るとき、中点電位(画素電極電位) Vlcに対するゲート 電位変化 A Vgの影響を低減するように働く。この様子 を式で表すと、次のようになる。

[0077]

【数1】  $\Delta Vlc = \{Cgs/(Cgs+Cadd+Cpix)\} \times \Delta$ Vg

ここで、Cgsは薄膜トランジスタTFTのゲート電極G Tとソース電極SD1との間に形成される寄生容量、C pixは透明画素電極ITO1 (PIX) と共通透明画素 電極 I TO 2 (COM) との間に形成される容量、 A V 1cは AVgによる画素電極電位の変化分を表わす。この 変化分AVIcは液晶LCに加わる直流成分の原因となる が、保持容量Caddを大きくすればする程、その値を小 さくすることができる。また、保持容量素子Caddは放 7.3

がオフした後の映像情報を長く蓄積する。液晶LCに印 加される直流成分の低減は、液晶LCの寿命を向上し、 液晶表示画面の切り替え時に前の画像が残るいわゆる焼 き付きを低減することができる。

【0078】前述したように、ゲート電極GTはi型半 導体層ASを完全に覆うよう大きくされている分、ソー ス電極SD1、ドレイン電極SD2とのオーバラップ面 積が増え、従って寄生容量Cgsが大きくなり、中点電位 Vlcはゲート(走査)信号Vgの影響を受け易くなると いう逆効果が生じる。しかし、保持容量素子Caddを設 10 けることによりこのデメリットも解消することができ

【0079】保持容量素子Caddの保持容量は、画素の 書込特性から、液晶容量Cpixに対して4~8倍(4·C pix < Cadd < 8・Cpix)、寄生容量 Cgs に対して8~3 2倍 (8・Cgs < Cadd < 32・Cgs) 程度の値に設定す

【0080】保持容量電極線としてのみ使用される初段 の走査信号線GL (Y<sub>0</sub>) は共通透明画素電極ITO2 (Vcom) と同じ電位にする。図7の例では、初段の走 20 査信号線は端子GTO、引出線INT、端子DTO及び 外部配線を通じて共通電極COMに短絡される。或い は、初段の保持容量電極線Y。は最終段の走査信号線Ye ndに接続、Vcom以外の直流電位点(交流接地点)に接 続するかまたは垂直走査回路Vから1つ余分に走査パル スYoを受けるように接続してもよい。

【0081】《製造方法》つぎに、上述した液晶表示装 置の基板SUB1側の製造方法について図13~図15 を参照して説明する。なお同図において、中央の文字は 工程名の略称であり、左側は図3に示す画素部分、右側 30 は図10に示すゲート端子付近の断面形状でみた加工の 流れを示す。工程Dを除き工程A~工程Iは各写真処理 に対応して区分けしたもので、各工程のいずれの断面図 も写真処理後の加工が終わりフォトレジストを除去した 段階を示している。なお、写真処理とは本説明ではフォ トレジストの塗布からマスクを使用した選択露光を経て それを現像するまでの一連の作業を示すものとし、繰返 しの説明は避ける。以下区分けした工程に従って、説明 する。

#### 【0082】工程A、図13

7059ガラス(商品名)からなる下部透明ガラス基板 SUB1の両面に酸化シリコン膜SIOをディップ処理 により設けたのち、500℃、60分間のペークを行な う。下部透明ガラス基板SUB1上に膜厚が2800A OAI-Pd, AI-Si, AI-Si-Ti, AI-Si-Cu等からなる第2導電膜g2をスパッタリング により設ける。写真処理後、リン酸と硝酸と氷酢酸との 混酸液で第2導電膜g2を選択的にエッチングする。そ れによって、ゲート端子GTM、ドレイン端子DTM、 ゲート端子GTMを接続する陽極酸化パスラインSH 50 i 膜をエッチングすることにより、ソースとドレイン間

14

g、ドレイン端子DTMを短絡するバスラインSHd、 陽極酸化パスラインSHgに接続された陽極酸化パッド (図示せず) を形成する。

【0083】 工程B、図13

写真処理後(前述した陽極酸化マスクAO形成後)、3 %酒石酸をアンモニアによりPH6.25±0.05に調 整した溶液をエチレングリコール液で1:9に稀釈した 液からなる陽極酸化液中に基板SUB1を浸漬し、化成 電流密度が0.5mA/cm²になるように調整する(定 電流化成)。次に所定のA12Oa膜厚が得られるのに必 要な化成電圧125Vに達するまで陽極酸化を行う。そ の後この状態で数10分保持することが望ましい(定電 圧化成)。これは均一なA12Og膜を得る上で大事なこ とである。それによって、導電膜g2を陽極酸化され、 走査信号線GL、ゲート電極GTおよび電極PL1上に 膜厚が1800Åの陽極酸化膜AOFが形成される。

【0084】工程C、図15

膜厚が1400ÅのITO膜からなる第1導電膜d1を スパッタリングにより設ける。写真処理後、エッチング 液として塩酸と硝酸との混酸液で第1導電膜 d 1を選択 的にエッチングすることにより、ゲート端子GTM、ド レイン端子DTMの最上層および透明画素電板ITO1 を形成する。

【0085】工程D、図14

プラズマCVD装置にアンモニアガス、シランガス、窒 素ガスを導入して、膜厚が2000Åの窒化Si膜を設 け、プラズマCVD装置にシランガス、水素ガスを導入 して、膜厚が2000Åのi型非晶質Si膜を設けたの ち、プラズマCVD装置に水素ガス、ホスフィンガスを 導入して、膜厚が300ÅのN(+)型非晶質Si膜を設 ける。

【0086】工程E、図14

写真処理後、ドライエッチングガスとしてSF<sub>6</sub>、CC 14を使用してN(+)型非晶質Si膜、i型非晶質Si 膜を選択的にエッチングすることにより、 i 型半導体層 ASの島を形成する。

【0087】工程F、図14

写真処理後、ドライエッチングガスとしてSF6を使用 して、窒化Si膜を選択的にエッチングする。

【0088】工程G、図15

膜厚が600ÅのCrからなる第2導電膜d2をスパッ タリングにより設け、さらに膜厚が4000ÅのA1-Pd, Al-Si, Al-Si-Ti, Al-Si-C u等からなる第3導電膜d3をスパッタリングにより設 ける。写真処理後、第3導電膜d3を工程Bと同様な液 でエッチングし、第2導電膜d2を工程Aと同様な液で エッチングし、映像信号線DL、ソース電極SD1、ド レイン電極SD2を形成する。 つぎに、ドライエッチン グ装置にCC14、SF6を導入して、N(+)型非晶質S

のN(+)型半導体層d0を選択的に除去する。

【0089】 工程H、図15

プラズマCVD装置にアンモニアガス、シランガス、窒素ガスを導入して、膜厚が $1\mu$ mの窒化Si膜を設ける。写真処理後、ドライエッチングガスとして $SF_6$ を使用した写真触刻技術で窒化Si膜を選択的にエッチングすることによって、保護膜PSV1を形成する。

【0090】《液晶表示モジュールの全体構成》図16は、液晶表示モジュールMDLの各構成部品を示す分解 斜視図である。

【0091】SHDは金属板から成る枠状のシールドケース(メタルフレーム)、LCWその表示窓、PNLは液晶表示パネル、SPBは光拡散板、MFRは中間フレーム、BLはパックライト、BLSはパックライト支持体、LCAは下側ケースであり、図に示すような上下の配置関係で各部材が積み重ねられてモジュールMDLが組み立てられる。

【0092】モジュールMDLは、シールドケースSH Dに設けられた爪CLとフックFKによって全体が固定 されるようになっている。

【0093】中間フレームMFRは表示窓LCWに対応する開口が設けられるように枠状に形成され、その枠部分には拡散板SPB、パックライト支持体BLS並びに各種回路部品の形状や厚みに応じた凹凸や、放熱用の開口が設けられている。

【0094】下側ケースLCAはバックライト光の反射体も兼ねており、効率のよい反射ができるよう、蛍光管 BLに対応して反射山RMが形成されている。

【0095】《表示パネルPNLと駆動回路基板PCB1》図17は、図5等に示した表示パネルPNLに映像信号駆動回路He、Hoと垂直走査回路Vを接続した状態を示す上面図である。

【0096】CHIは表示パネルPNLを駆動させる駆 動ICチップ(下側の3個は垂直走査回路側の駆動IC チップ、左右の6個ずつは映像信号駆動回路側の駆動 I Cチップ) である。TCPは図18、図19で後述する ように駆動用ICチップCHIがテープ・オートメイテ ィド・ポンディング法(TAB)により実装されたテー プキャリアパッケージ、PCB1は上記TCPやコンデ ンサCDS等が実装された駆動回路基板で、3つに分割 40 されている。FGPはフレームグランドパッドであり、 シールドケースSHDに切り込んで設けられたパネ状の 破片FGが半田付けされる。FCは下側の駆動回路基板 PCB1と左側の駆動回路基板PCB1、および下側の 駆動回路基板 PCB1と右側の駆動回路基板 PCB1と を電気的に接続するフラットケーブルである。フラット ケーブルFCとしては図に示すように、複数のリード線 (りん青銅の素材にSn鍍金を施したもの) をストライ プ状のポリエチレン層とポリビニルアルコール層とでサ ンドイッチして支持したものを使用する。

16

【0097】《TCPの接続構造》図18は走査信号駆動回路Vや映像信号駆動回路He, Hoを構成する、集積回路チップCHIがフレキシブル配線基板に搭載されたテープキャリアパッケージTCPの断面構造を示す図であり、図19はそれを液晶表示パネルの、本例では映像信号回路用端子DTMに接続した状態を示す要部断面図である。

【0098】同図において、TTBは集積回路CHIの 入力端子・配線部であり、TTMは集積回路CHIの出 10 力端子・配線部であり、例えばCuから成り、それぞれ の内側の先端部(通称インナーリード)には集積回路C HIのポンディングパッドPADがいわゆるフェースダ ウンボンディング法により接続される。端子TTB、T TMの外側の先端部(通称アウターリード)はそれぞれ 半導体集積回路チップCHIの入力及び出力に対応し、 半田付け等によりCRT/TFT変換回路・電源回路S UPに、異方性導電膜ACFによって液晶表示パネルP NLに接続される。パッケージTCPは、その先端部が パネルPNL側の接続端子DTMを露出した保護膜PS 20 V1を覆うようにパネルに接続されており、従って、外 部接続端子DTM (GTM) は保護膜PSV1かパッケ ージTCPの少なくとも一方で覆われるので電触に対し て強くなる。

【0099】BF1はポリイミド等からなるベースフィルムであり、SRSは半田付けの際半田が余計なところへつかないようにマスクするためのソルダレジスト膜である。シールパターンSLの外側の上下ガラス基板の隙間は洗浄後エポキシ樹脂EPX等により保護され、パッケージTCPと上側基板SUB2の間には更にシリコーン樹脂SILが充填され保護が多重化されている。

【0100】《駆動回路基板PCB2》中間フレームMFRに保持・収納される液晶表示部LCDの駆動回路基板PCB2は、図31に示すように、L字形をしており、IC、コンデンサ、抵抗等の電子部品が搭載されている。この駆動回路基板PCB2には、1つの電圧源から複数の分圧した安定化された電圧源を得るための電源回路や、ホスト(上位演算処理装置)からのCRT(陰極線管)用の情報をTFT液晶表示装置用の情報に変換する回路を含む回路SUPが搭載されている。CJは外部と接続される図示しないコネクタが接続されるコネクタ接続部である。駆動回路基板PCB2とインパータ回路基板PCB3とはパックライトケーブルにより中間フレームMFRに設けたコネクタ穴を介して電気的に接続される。

【0101】駆動回路基板PCB1と駆動回路基板PCB2とは折り曲げ可能なフラットケーブルFCにより電気的に接続されている。組立て時、駆動回路基板PCB2は、フラットケーブルFCを180°折り曲げることにより駆動回路基板PCB1の裏側に重ねられ、中間フレー・

50 - ムMFRの所定の凹部に嵌合される。

[0102]

【発明の効果】以上説明したことしから明らかなように、本発明による液晶表示基板によれば、剥離材によって配線層の電気的短絡を起こすことのない検査用端子を得ることができるようになる。

【図面の簡単な説明】

【図1】本発明による液晶表示基板の一実施例を示す要 部断面図である。

【図2】この発明が適用されるアクティブ・マトリック ス方式のカラー液晶表示装置の液晶表示部の一画素とそ 10 の周辺を示す要部平面図である。

【図3】図2の3-3切断線における1画素とその周辺を示す断面図である。

【図4】図2の4-4切断線における付加容量Caddの 断面図である。

【図5】表示パネルのマトリクス周辺部の構成を説明するための平面図である。

【図6】図5の周辺部をやや誇張し更に具体的に説明するためのパネル平面図である。

【図7】上下基板の電気的接続部を含む表示パネルの角 20 部の拡大平面図である。

【図8】マトリクスの画素部を中央に、両側にパネル角 付近と映像信号端子部付近を示す断面図である。

【図9】左側に走査信号端子、右側に外部接続端子の無いパネル縁部分を示す断面図である。

【図10】ゲート端子GTMとゲート配線GLの接続部近辺を示す平面と断面の図である。

【図11】ドレイン端子DTMと映像信号線DLとの接続部付近を示す平面と断面の図である。

【図12】アクティブ・マトリックス方式のカラー液晶 30 表示装置のマトリクス部とその周辺を含む回路図であ

【図13】基板SUB1側の工程A~Cの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。

【図14】基板SUB1側の工程D~Fの製造工程を示

18 す画素部とゲート端子部の断面図のフローチャートであ ス

【図15】基板SUB1側の工程G~Iの製造工程を示す画素部とゲート端子部の断面図のフローチャートである

【図16】液晶表示モジュールの分解斜視図である。

【図17】液晶表示パネルに周辺の駆動回路を実装した 状態を示す上面図である。

【図18】駆動回路を構成する集積回路チップCHIが フレキシブル配線基板に搭載されたテープキャリアパッ ケージTCPの断面構造を示す図である。

【図19】テープキャリアパッケージTCPを液晶表示パネルPNLの映像信号回路用端子DTMに接続した状態を示す要部断面図である。

【図20】周辺駆動回路基板PCB1 (上面が見える) と電源回路回路基板PCB2 (下面が見える)との接続 状態を示す上面図である。

【図21】本発明による液晶表示基板の他の実施例を示す断面図である。

ク 【符号の説明】

SUB…透明ガラス基板、GL…走査信号線、DL…映 像信号線

GI…絶縁膜、GT…ゲート電極、AS…i型半導体層 SD…ソース電極またはドレイン電極、PSV…保護 膜、BM…遮光膜

LC…液晶、TFT…**満**膜トランジスタ、ITO…透明 画素電極


g、d…導電膜、Cadd…保持容量素子、AOF…陽極 酸化膜

70 AO…陽極酸化マスク、GTM…ゲート端子、DTM… ドレイン端子


SHD…シールドケース、PNL…液晶表示パネル、SPB…光拡散板、MFR…中間フレーム、BL…パックライト、BLS…バックライト支持体、LCA…下側ケース、RM…バックライト光反射山、(以上添字省略)、TESTT…検出用端子。


[図4]

図 4




[図18]






【図5】




[図21]


図21



【図6】




【図7】




【図8】


图 8



[図9]



【図10】



【図11】

DL (d2, d3)

TSTd

d2, d3

DTM

d1

AS

DTM

d1

B

DTM

d1

B

DTM

d1

B

GI


SID

POL1

【図13】


【図14】

図14



【図15】

図15



(コネクタ 接続部分)

COH

[図17] 【図16】 MDL 図16 図17 SHD (シールドケース) PGP PGP (フレームグランドパッド) PNL (液晶表示パネル) LCW(液晶表示弦) — COH (共通資盈穴) — BF2 CDS TCP TCP TTM - PNL (液晶表示・冷ル) →PCB1 (関数回路基板) SPB (光域数例 7 си г Td (a) Td (e) ア(配動I Cチップ) - MFR (中間フレーム) - CDS ·PCB3 (インパータ回路出版) CDS ·BLS (パックライト支持体) TCP (パックライト用蛍光管) -PCB1 LD (リード線) ., U . | . W, . | . W, . -E" ー FC (フラットケーブル) PCB1 сон PC TCP CHI PGP FGP ーLCA (下側ケース) PCB1(原動回路差損) FGP ŔM 【図20】 【図19】 **図20** 図19 POL2 PHL SUB 2 PCB1-**~**PCB1 (壓動回路基板) -BM SRS 80-リルダレジスト) · DL SUB1 810 ACF 與方性導電膜) LĊD POL1 (パックライト コネクタ接続部) PCB2 (電源回路基板)

フロントページの続き

(72)発明者 月井 教男

千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内